signal specific successive approximation analog to digital converter
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
- نویسنده حسن سپهریان
- استاد راهنما رضا لطفی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1389
چکیده
چکیده: در میان انواع متفاوتی از مبدل های آنالوگ به دیجیتال که تا کنون معرفی شده اند، مبدل های آنالوگ به دیجیتال تقاریب متوالی(sar ) به علت سادگی ساختار و همچنین توان مصرفی کم، همواره یکی از پرکاربرد ترین مبدل های آنالوگ به دیحیتال در کاربرد های بایومدیکال بوده اند. به همین دلیل تاکنون روش های متعددی برای کاهش هرچه بیشتر توان مصرفی در این مبدل ها ارائه شده است که در اکثر آنها توجهی به مشخصات سیگنال ورودی نشده است . این پایان نامه به معرفی روشی جدید برای کاهش توان در مبدل های sar به منظور کاربرد در تجهیزات بایو مدیکال و شبکه های سنسور بیسیم می-پردازد که در آن از مشخصات آماری سیگنال ورودی برای کاهش توان مصرفی مبدل استفاده می شود. با توجه به ذات سیگنال های بایو مدیکال، که اکثراً دارای تغییراتی کند در حوزه ی زمان هستند، در بسیاری از موارد نمونه های متوالی برداشته شده از این سیگنال ها، دارای تفاوتی کمتر از چند بیت هستند. با استفاده از این ویژگی سیگنال های بایو مدیکال، در ساختار پیشنهادی چنانچه تفاوت نمونه های جدید از نمونه های قبلی کم باشد، به جای آنکه به عنوان مثال در یک مبدل n بیتی، تمام بیت ها برای نمونه ی جدید استخراج شوند، تنها چند بیت کم ارزش(مثلاٌ 4بیت در یک مبدل 8 بیتی) که نشانگر اختلاف دونمونه هستند، استخراج خواهند شد. با این کار هم توان مصرفی ناشی از سوئیچینگ خازن ها کاهش می یابد و هم در مدت زمان باقی مانده با خاموش شدن مقایسه گر، توان مصرفی مقایسه گر نیز کاهش خواهد یافت. در این پایان نامه یک مبدلsar 8بیتی با فرکانس نمونه برداری 1ks/s در ولتاژ تغذیه ی 1.8 ولت در تکنولوژی cmos tsmc 0.18?m با استفاده از ایده ی پیشنهادی و همچنین با استفاده از ساختار رایج برای مبدل های sar شبیه سازی شده است. نتایج شبیه سازی نشان می-دهد که برای یک سیگنال ecg ساختار پیشنهادی باعث کاهش بیش از 70% در توان مصرفی سوئیچینگ خازن ها و 38% در توان مصرفی مقایسه گر شده است و این در حالی است که 61% به توان بخش دیجیتال افزوده شده است که با توجه به تکنیک های موجود برای کاهش توان در بخش دیجیتال، این افزایش توان قابل جبران است. برای این منظور بخش دیجیتال مبدل ها برای کار در ولتاژ0.5 ولت طراحی شده است.
منابع مشابه
a 10-bit 50-ms/s parallel successive-approximation analog-to-digital converter
applications such as high definition viedeo reproduction, portable computers, wireless, and multimedia demand, and ever-increasing need for ligh-frequency high-resolution and low-power analog-to-digital converters. flash, two-step flash, and pipeline convertors are fast but consume large amount of power and require large area. to overcome these problems, successive approximation converter blo...
15 صفحه اولAn ultra low-power low-voltage switched-comparator successive approximation analog to digital converter
A 9-bit ultra low-power successive approximation analogto-digital converter (SA-ADC), which is able to operate at very low supply voltage, is presented. The low power consumption is achieved by using new switched-comparator architecture. In the proposed architecture the comparator, which is one of the most power hungry blocks of the SA-ADC, is switched off after the decision-making interval as ...
متن کاملCMOS Active Pixel Sensor with On-Chip Successive Approximation Analog-To-Digital Converter
The first CMOS active pixel sensor (APS) with onchip column-parallel successive-approximation analog-to-digital converter (ADC) is reported. A 64 64 element CMOS APS implemented in a 1.2m n-well single-poly, double-metal process with 24m pixel pitch is integrated with a 64 1 array of column parallel successive approximation 8-b ADC’s. Good image quality was observed. The capacitively-coupled AD...
متن کاملDESIGN OF 16-BIT SUCCESSIVE APPROXIMATION ANALOG TO DIGITAL CONVERTER IN 180nm CMOS TECHNOLOY
Nowadays, a larger percentage of mixedsignal applications require energy limited system solutions. Analog to Digital Converters (ADCs) are critical component in most of such systems, hence the stringent requirements on energy consumption requests the ADC design to be low power. Among various ADC architectures, we chose to implement a Successive Approximation Register (SAR) ADC that is one of th...
متن کاملDesigning an Integrated All-Optical Analog to Digital Converter
We present the procedure for designing a high speed and low power all-optical analog to digital converter (AO-ADC), by integrating InGaAsP semiconductor optical amplifier (SOA) with InP based photonic crystal (PhC) drop filters. The self-phase modulation in the SOA can shift the frequency of the Gaussian input pulse. The two output PhC based drop filters are designed to appropriately code the f...
متن کاملA 1-V, 10-bit Rail-to-Rail Successive Approximation Analog-to-Digital Converter in Standard CMOS Technology
Two architectures for a 1-V, 10-bit 200-kS/s successive approximation analog-to-digital converter (ADC) implemented in a standard CMOS 0.18 μm digital process are presented. A track-andhold circuit based on a novel implementation of the bootstrapped low-voltage analog CMOS switch with a novel rail-to-rail trackand-latch comparator circuit is described. A pMOS-only ladder containing a rail-to-ra...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023